



IEC 61643-341

Edition 2.0 2020-05

INTERNATIONAL STANDARD

NORME INTERNATIONALE

**Components for low-voltage surge protection –
Part 341: Performance requirements and test circuits for thyristor surge
suppressors (TSS)**

**Composants pour parafoudres basse tension –
Partie 341: Exigences de performance et circuits d'essai pour parafoudres
à thyristor (TSS)**

INTERNATIONAL
ELECTROTECHNICAL
COMMISSION

COMMISSION
ELECTROTECHNIQUE
INTERNATIONALE

ICS 31.080.10

ISBN 978-2-8322-8304-2

**Warning! Make sure that you obtained this publication from an authorized distributor.
Attention! Veuillez vous assurer que vous avez obtenu cette publication via un distributeur agréé.**

CONTENTS

FOREWORD	6
1 Scope	8
2 Normative references	8
3 Terms, definitions, abbreviated terms and symbols	8
3.1 Parametric terms, letter symbols and definitions	9
3.2 General terms	9
3.3 Main terminal ratings	9
3.4 Main terminal characteristics	11
3.5 Additional and derived parameters	12
3.6 Temperature related parameters	12
3.7 Gate terminal parameters	13
3.8 Abbreviated terms	15
3.9 Circuit symbols	15
4 TSS types	16
5 Service conditions	18
5.1 Normal service conditions	18
5.2 Storage temperature range, $T_{\text{stg}\min}$ to $T_{\text{stg}\max}$	18
6 Mechanical requirements and identification	18
6.1 Robustness of terminations	18
6.2 Solderability	18
6.3 Marking	18
6.4 Documentation	18
7 Standard test methods	19
7.1 Failure rates	19
7.2 Test conditions	19
7.2.1 General	19
7.2.2 Standard atmospheric conditions	19
7.2.3 Measurement errors	20
7.2.4 Measurement accuracy	20
7.2.5 Designated impulse shape and values	20
7.2.6 Multiple TSS	20
7.2.7 Gated TSS testing	20
7.3 Rating test procedures	20
7.3.1 General	20
7.3.2 Repetitive peak off-state voltage, V_{DRM}	21
7.3.3 Repetitive peak on-state current, I_{TRM}	21
7.3.4 Non-repetitive peak on-state current, I_{TSM}	22
7.3.5 Non-repetitive peak pulse current, I_{PP}	23
7.3.6 Repetitive peak reverse voltage, V_{RRM}	24
7.3.7 Non-repetitive surge forward current, I_{FSM}	24
7.3.8 Repetitive peak forward current, I_{FRM}	24
7.3.9 Critical rate of rise of on-state current, di/dt	25
7.4 Characteristic test procedures	26
7.4.1 General	26
7.4.2 Off-state current, I_D	26
7.4.3 Repetitive peak off-state current, I_{DRM}	27

7.4.4	Repetitive peak reverse current, I_{RRM}	27
7.4.5	Breakover voltage, $V_{(BO)}$ and current, $I_{(BO)}$	27
7.4.6	On-state voltage, V_T	29
7.4.7	Holding current, I_H	33
7.4.8	Off-state capacitance, C_O	34
7.4.9	Forward voltage, V_F	37
7.4.10	Peak forward recovery voltage, V_{FRM}	37
7.4.11	Critical rate of off-state voltage rise, dv/dt	38
7.4.12	Variation of holding current with temperature	38
7.4.13	Gate-to-adjacent terminal peak off-state voltage and peak off-state gate current, V_{GDM}, I_{GDM}	38
7.4.14	Gate reverse current, adjacent terminal open, I_{GAO}, I_{GKO}	39
7.4.15	Gate reverse current, main terminals short-circuited, I_{GAS}, I_{GKS}	40
Annex A (informative) Common impulse waveshapes		41
A.1	General.....	41
A.2	Types of impulse generator.....	41
A.3	Impulse generator parameters	41
A.3.1	Glossary of terms.....	41
A.3.2	Virtual parameters	42
A.4	Impulse generators typically used for surge protector testing	44
A.4.1	General.....	44
A.4.2	Impulse generators with a defined voltage waveform	44
A.4.3	Impulse generators with a defined current waveform.....	44
A.4.4	Generators with defined voltage and current waveforms	45
Annex B (informative) Glossary of IEC 60747-6 [10] thyristor terms		48
B.1	General.....	48
B.2	Thyristor types	48
B.3	Basic terms defining the static voltage-current characteristics of triode thyristors.....	49
B.4	Basic terms defining the static voltage-current characteristics of diode thyristors.....	51
B.5	Particulars of the static voltage-current characteristics of triode and diode thyristors.....	52
B.6	Terms related to ratings and characteristics; principal voltages.....	54
B.7	Terms related to ratings and characteristics; principal currents	55
B.8	Terms related to ratings and characteristics; gate voltages and currents.....	57
B.9	Terms related to ratings and characteristics; powers, energies and losses	59
B.10	Letter symbols	61
B.10.1	General.....	61
B.10.2	List of letter symbols	62
Annex C (informative) Additional parametric tests		64
C.1	General.....	64
C.2	Temperature derating.....	64
C.3	Thermal resistance, R_{th}	64
C.4	Transient thermal impedance, $Z_{th}(t)$	65
C.5	Gate reverse current, on-state, I_{GAT}, I_{GKT}	66
C.6	Gate reverse current, forward conducting state, I_{GAF}, I_{GKF}	67
C.7	Gate switching charge, Q_{GS}	68
C.8	Peak gate switching current, I_{GSM}	70

C.9	Gate-to-adjacent terminal breakdown voltage, $V_{GK(BO)}$, $V_{GA(BO)}$	71
Annex D (normative)	Preferred values	72
D.1	General.....	72
D.2	$V_{(BO)}$ and V_{DRM}	72
D.3	C_O , V_{DRM} and I_{PP}	73
D.4	I_H	74
D.5	I_{PP} and time to half value (duration)	74
Bibliography.....		75

Figure 1 – Fixed voltage, two terminals: a) reverse blocking and b) reverse conducting	15
Figure 2 – Gated reverse blocking: a) P gate b) N gate and c) P & N gate	16
Figure 3 – Gated reverse conducting: a) P gate and b) N gate	16
Figure 4 – Bidirectional: a) 2 terminal fixed voltage and b) gated	16
Figure 5 – Switching quadrant characteristics: a) fixed-voltage TSS and b) gated TSS	17
Figure 6 – TSS non-switching characteristics: a) reverse blocking b) reverse conducting	17
Figure 7 – Test circuit for verifying repetitive peak off-state voltage (V_{DRM})	21
Figure 8 – Test circuit for verifying repetitive peak on-state current, I_{TRM}	21
Figure 9 – Repetitive peak on-state current waveforms	22
Figure 10 – Test circuit for verifying non-repetitive peak on-state current, I_{TSM}	23
Figure 11 – Test circuit for verifying non-repetitive peak pulse current, I_{PP}	24
Figure 12 – Test circuit for verifying critical rate of rise of on-state current (di/dt)	25
Figure 13 – Half sine-wave di/dt test circuit	26
Figure 14 – Test circuit for off-state current, I_D at V_D	27
Figure 15 – Test circuit for breakdown, $V_{(BO)}$ and $I_{(BO)}$ and on-state voltage, V_T	28
Figure 16 – Voltage and current waveforms versus time for a fixed-voltage TSS showing switch-on, on-state and switch-off events	28
Figure 17 – Waveform expansions of Figure 16	30
Figure 18 – Voltage and current waveforms versus time for a gated TSS showing switch-on, on-state and switch-off events	31
Figure 19 – Waveform expansions of Figure 18	32
Figure 20 – Test circuit for holding current, I_H	33
Figure 21 – Test circuit for holding current with additional DC bias	34
Figure 22 – Test circuit for capacitance measurement	34
Figure 23 – Test circuit for capacitance measurement with external DC bias	35
Figure 24 – Test circuit for capacitance measurement of multi-terminal TSS	36
Figure 25 – Diode voltage and current waveforms versus time showing V_{FRM} and rising current di/dt	37
Figure 26 – Test circuit for exponential critical rate of off-state voltage rise, dv/dt	38
Figure 27 – Test circuit for gate-to-adjacent terminal peak off-state voltage and current, V_{GDM} and I_{GDM}	39
Figure 28 – Test circuit for gate reverse current, adjacent terminal open, I_{GAO} , I_{GKO}	39
Figure 29 – Test circuit for gate reverse current, main terminals short-circuited, I_{GAS} , I_{GKS}	40
Figure A.1 – Current or voltage impulse amplitude versus time showing a 10 % to 90 % T_1 front time and T_2 time to half value	43

Figure A.2 – Voltage impulse amplitude versus time showing a 30 % to 90 % T_1 front time and T_2 time to half value	43
Figure B.1 – Particulars of the static characteristic of unidirectional thyristors.....	52
Figure B.2 – Particulars of the static characteristic of bidirectional thyristors	53
Figure B.3 – a) Approximation of the on-state V_T - I_T characteristic b) Approximation of the reverse V_R - I_R characteristic	60
Figure C.1 – Test circuit for thermal resistance and impedance	65
Figure C.2 – Thermal impedance versus time	66
Figure C.3 – Test circuit for gate reverse current, on-state, I_{GAT} , I_{GKT}	67
Figure C.4 – Test circuit for gate reverse current, forward conducting state, I_{GAF} , I_{GKF}	68
Figure C.5 – Test circuit for gate switching current, gate switching charge and gate-to-adjacent terminal breakdown voltage, I_{GSM} , Q_{GS} , $V_{GK(BO)}$, $V_{GA(BO)}$	69
Figure C.6 – Test circuit of an integrated gate diode TSS for gate switching current, gate switching charge and gate-to-adjacent terminal breakdown voltage I_{GSM} , Q_{GS} , $V_{GK(BO)}$, $V_{GA(BO)}$	70
Figure C.7 – Overall and expanded clamping waveforms for a P-type gate TSS showing $V_{GK(BO)}$ and Q_{GS} measurement ($dI_K/dt = 10 \text{ A}/\mu\text{s}$, $V_{GG} = -72 \text{ V}$)	71
Figure D.1 – $V_{(BO)}/V_{DRM}$ ratio against V_{DRM}	72
Figure D.2 – $V_{(BO)}$ vs V_{DRM}	73
Figure D.3 – Capacitance variation with DC bias.....	73
Figure D.4 – I_{PP} versus Duration for various 10/1 000 current ratings	74
 Table 1 – Types of TSS	17
Table 2 – Breakover ramp rate test values	29
Table A.1 – Voltage impulse generators.....	44
Table A.2 – Current impulse generators	45
Table A.3 – Voltage and current impulse generators	46
Table A.4 – Other voltage and current impulse generators	47
Table B.1 – Additional general subscripts	61
Table B.2 – Principal voltages, anode-cathode voltages.....	62
Table B.3 – Principal currents, anode currents, cathode currents	62
Table B.4 – Gate voltages.....	63
Table B.5 – Gate currents	63
Table B.6 – Sundry quantities	63
Table B.7 – Power loss	63

INTERNATIONAL ELECTROTECHNICAL COMMISSION

COMPONENTS FOR LOW-VOLTAGE SURGE PROTECTION –

Part 341: Performance requirements and test circuits for thyristor surge suppressors (TSS)

FOREWORD

- 1) The International Electrotechnical Commission (IEC) is a worldwide organization for standardization comprising all national electrotechnical committees (IEC National Committees). The object of IEC is to promote international co-operation on all questions concerning standardization in the electrical and electronic fields. To this end and in addition to other activities, IEC publishes International Standards, Technical Specifications, Technical Reports, Publicly Available Specifications (PAS) and Guides (hereafter referred to as "IEC Publication(s)"). Their preparation is entrusted to technical committees; any IEC National Committee interested in the subject dealt with may participate in this preparatory work. International, governmental and non-governmental organizations liaising with the IEC also participate in this preparation. IEC collaborates closely with the International Organization for Standardization (ISO) in accordance with conditions determined by agreement between the two organizations.
- 2) The formal decisions or agreements of IEC on technical matters express, as nearly as possible, an international consensus of opinion on the relevant subjects since each technical committee has representation from all interested IEC National Committees.
- 3) IEC Publications have the form of recommendations for international use and are accepted by IEC National Committees in that sense. While all reasonable efforts are made to ensure that the technical content of IEC Publications is accurate, IEC cannot be held responsible for the way in which they are used or for any misinterpretation by any end user.
- 4) In order to promote international uniformity, IEC National Committees undertake to apply IEC Publications transparently to the maximum extent possible in their national and regional publications. Any divergence between any IEC Publication and the corresponding national or regional publication shall be clearly indicated in the latter.
- 5) IEC itself does not provide any attestation of conformity. Independent certification bodies provide conformity assessment services and, in some areas, access to IEC marks of conformity. IEC is not responsible for any services carried out by independent certification bodies.
- 6) All users should ensure that they have the latest edition of this publication.
- 7) No liability shall attach to IEC or its directors, employees, servants or agents including individual experts and members of its technical committees and IEC National Committees for any personal injury, property damage or other damage of any nature whatsoever, whether direct or indirect, or for costs (including legal fees) and expenses arising out of the publication, use of, or reliance upon, this IEC Publication or any other IEC Publications.
- 8) Attention is drawn to the Normative references cited in this publication. Use of the referenced publications is indispensable for the correct application of this publication.
- 9) Attention is drawn to the possibility that some of the elements of this IEC Publication may be the subject of patent rights. IEC shall not be held responsible for identifying any or all such patent rights.

International Standard IEC 61643-341 has been prepared by subcommittee 37B, Components for low-voltage surge protection, of IEC technical committee 37: Surge arresters.

This second edition of IEC 61643-341 cancels and replaces the first edition published in 2001. This edition constitutes a technical revision.

This edition includes the following significant technical changes with respect to the previous edition: Addition of performance values.

The text of this standard is based on the following documents:

FDIS	Report on voting
37B/218/FDIS	37B/220/RVD

Full information on the voting for the approval of this standard can be found in the report on voting indicated in the above table.

This publication has been drafted in accordance with the ISO/IEC Directives, Part 2.

A list of all parts of IEC 61643 series, under the general title *Components for low-voltage surge protective devices*, can be found on the IEC website.

The committee has decided that the contents of this publication will remain unchanged until the stability date indicated on the IEC web site under "<http://webstore.iec.ch>" in the data related to the specific publication. At this date, the publication will be

- reconfirmed;
- withdrawn;
- replaced by a revised edition, or
- amended.

COMPONENTS FOR LOW-VOLTAGE SURGE PROTECTION –

Part 341: Performance requirements and test circuits for thyristor surge suppressors (TSS)

1 Scope

This part of IEC 61643 specifies standard test circuits and methods for thyristor surge suppressor (TSS) components. These surge protective components, SPCs, are specially formulated thyristors designed to limit overvoltages and divert surge currents by clamping and switching actions. These SPCs are used in the construction of surge protective devices (SPDs) and equipment used in Information & Communications Technologies (ICT) networks with voltages up to AC 1 000 V and DC 1 500 V. This document is applicable to gated or non-gated TSS components with third quadrant (-v and -i) characteristics of blocking, conducting or switching.

This document contains information on

- terminology;
- letter symbols;
- essential ratings and characteristics;
- rating verification and characteristic measurement;

This document does not apply to the conventional three-terminal thyristors as covered by IEC 60747-6.

2 Normative references

The following documents are referred to in the text in such a way that some or all of their content constitutes requirements of this document. For dated references, only the edition cited applies. For undated references, the latest edition of the referenced document (including any amendments) applies.

IEC 60050-521, *International Electrotechnical Vocabulary – Chapter 521: Semiconductor devices and integrated circuits*

IEC 60068-2-20:2008, *Environmental testing – Part 2-20: Tests – Test T: Test methods for solderability and resistance to soldering heat of devices with leads*

SOMMAIRE

AVANT-PROPOS	83
1 Domaine d'application	85
2 Références normatives	85
3 Termes, définitions, termes abrégés et symboles	85
3.1 Termes paramétriques, symboles littéraux et définitions	86
3.2 Termes généraux	86
3.3 Valeurs assignées des bornes maîtresses	87
3.4 Caractéristiques des bornes maîtresses	88
3.5 Paramètres complémentaires et dérivés	89
3.6 Paramètres relatifs à la température	90
3.7 Paramètres de gâchette	91
3.8 Termes abrégés	92
3.9 Symboles de circuit	93
4 Types de TSS	94
5 Conditions de fonctionnement	95
5.1 Conditions normales de fonctionnement	95
5.2 Domaine de températures de stockage, $T_{\text{stg min}}$ à $T_{\text{stg max}}$	96
6 Exigences mécaniques et identification	96
6.1 Robustesse des connexions	96
6.2 Soudage	96
6.3 Marquage	96
6.4 Documentation	96
7 Méthodes d'essais normalisés	97
7.1 Taux de défaillance	97
7.2 Conditions d'essais	97
7.2.1 Généralités	97
7.2.2 Conditions atmosphériques normales	97
7.2.3 Erreurs de mesure	97
7.2.4 Précision de la mesure	98
7.2.5 Forme et valeurs de choc spécifiées	98
7.2.6 TSS multiples	98
7.2.7 Essai des TSS à gâchette	98
7.3 Procédures d'essais des caractéristiques assignées	98
7.3.1 Généralités	98
7.3.2 Tension de pointe répétitive à l'état bloqué, V_{DRM}	98
7.3.3 Courant de pointe répétitif à l'état passant, I_{TRM}	99
7.3.4 Courant de pointe non répétitif à l'état passant, I_{TSM}	100
7.3.5 Courant de pointe non répétitif de choc, I_{PP}	101
7.3.6 Tension inverse de pointe répétitive, V_{RRM}	102
7.3.7 Courant direct de surcharge non répétitif, I_{FSM}	102
7.3.8 Courant direct de pointe répétitif, I_{FRM}	103
7.3.9 Vitesse critique de croissance du courant à l'état passant, di/dt	103
7.4 Procédures d'essais des caractéristiques	104
7.4.1 Généralités	104
7.4.2 Courant à l'état bloqué, I_D	104
7.4.3 Courant de pointe répétitif à l'état bloqué, I_{DRM}	105

7.4.4	Courant inverse de pointe répétitif, I_{RRM}	105
7.4.5	Tension de retournement $V_{(BO)}$ et courant de retournement $I_{(BO)}$	105
7.4.6	Tension à l'état passant, V_T	107
7.4.7	Courant de maintien, I_H	111
7.4.8	Capacité à l'état bloqué, C_0	112
7.4.9	Tension directe, V_F	115
7.4.10	Tension de recouvrement direct de crête, V_{FRM}	116
7.4.11	Vitesse critique de croissance de la tension à l'état bloqué, dv/dt	116
7.4.12	Variation du courant de maintien avec la température	117
7.4.13	Tension et courant de pointe à l'état bloqué entre gâchette et borne adjacente, V_{GDM}, I_{GDM}	117
7.4.14	Courant inverse de gâchette, borne adjacente ouverte, I_{GAO}, I_{GKO}	118
7.4.15	Courant inverse de gâchette, bornes maîtresses en court-circuit, I_{GAS}, I_{GKS}	118
Annexe A (informative) Formes d'onde de choc courantes		120
A.1	Généralités	120
A.2	Types de générateurs de choc	120
A.3	Paramètres de générateurs de choc	120
A.3.1	Glossaire des termes	120
A.3.2	Paramètres conventionnels	121
A.4	Générateurs de choc généralement utilisés pour les essais de parafoudre	123
A.4.1	Généralités	123
A.4.2	Générateurs de choc ayant une forme d'onde de tension définie	123
A.4.3	Générateurs de choc ayant une forme d'onde de courant définie	124
A.4.4	Générateurs ayant des formes d'onde de courant et de tension définies	125
Annexe B (informative) Glossaire des termes relatifs au thyristor de l'IEC 60747-6 [10]		128
B.1	Généralités	128
B.2	Types de thyristors	128
B.3	Termes de base définissant les caractéristiques de tension-courant statiques des thyristors à triode	129
B.4	Termes de base définissant les caractéristiques de tension-courant statiques des thyristors à diode	131
B.5	Particularités des caractéristiques de tension-courant statiques des thyristors à triode et à diode	132
B.6	Termes relatifs aux valeurs assignées et aux caractéristiques; tensions principales	134
B.7	Termes relatifs aux valeurs assignées et aux caractéristiques; courants principaux	135
B.8	Termes relatifs aux valeurs assignées et aux caractéristiques; tensions et courants de gâchette	138
B.9	Termes relatifs aux valeurs assignées et aux caractéristiques; puissances, énergies et pertes	140
B.10	Symboles littéraux	142
B.10.1	Généralités	142
B.10.2	Liste des symboles littéraux	142
Annexe C (informative) Essais paramétriques supplémentaires		145
C.1	Généralités	145
C.2	Déclassement en température	145
C.3	Résistance thermique, R_{th}	145
C.4	Impédance thermique transitoire, $Z_{th}(t)$	146

C.5	Courant inverse de gâchette, à l'état passant, I_{GAT} , I_{GKT}	148
C.6	Courant inverse de gâchette, en conduction directe, I_{GAF} , I_{GKF}	149
C.7	Charge de commutation de la gâchette, \mathcal{Q}_{GS}	150
C.8	Courant de commutation de crête de gâchette, I_{GSM}	152
C.9	Tension de retournement entre gâchette et borne adjacente, $V_{GK(BO)}$, $V_{GA(BO)}$	153
Annexe D (normative)	Valeurs préférentielles	154
D.1	Généralités	154
D.2	$V_{(BO)}$ et V_{DRM}	154
D.3	C_O , V_{DRM} et I_{PP}	155
D.4	I_H	156
D.5	I_{PP} et durée jusqu'à mi-valeur	156
Bibliographie	157
Figure 1 – Tension fixe, deux bornes: a) blocage inverse et b) conduction inverse.....	93	
Figure 2 – Blocage inverse à gâchette: a) gâchette P, b) gâchette N et c) gâchettes P et N ..	93	
Figure 3 – Conduction inverse à gâchette: a) gâchette P et b) gâchette N	94	
Figure 4 – Bidirectionnel: a) tension fixe à 2 bornes et b) à gâchette	94	
Figure 5 – Quadrant ayant une caractéristique de commutation: a) TSS à tension fixe et b) TSS à gâchette	95	
Figure 6 – TSS n'ayant pas de caractéristiques de commutation: a) blocage inverse et b) conduction inverse	95	
Figure 7 – Circuit d'essai pour la vérification de la tension de pointe répétitive à l'état bloqué (V_{DRM})	99	
Figure 8 – Circuit d'essai pour la vérification du courant de pointe répétitif à l'état passant (I_{TRM})	99	
Figure 9 – Formes d'onde du courant de pointe répétitif à l'état passant	100	
Figure 10 – Circuit d'essai pour la vérification du courant de pointe non répétitif à l'état passant (I_{TSM})	101	
Figure 11 – Circuit d'essai pour la vérification du courant de pointe non répétitif de choc (I_{PP})	102	
Figure 12 – Circuit d'essai pour la vérification de la vitesse critique de croissance du courant à l'état passant (di/dt)	103	
Figure 13 – Circuit d'essai de demi-onde sinusoïdale di/dt	104	
Figure 14 – Circuit d'essai pour la mesure du courant à l'état bloqué (I_D à V_D)	105	
Figure 15 – Circuit d'essai pour la tension de retournement $V_{(BO)}$, le courant de retournement $I_{(BO)}$ et la tension à l'état passant V_T	106	
Figure 16 – Formes d'onde de tension et de courant en fonction du temps pour un TSS à tension fixe représentant des événements de mise sous tension, d'état passant et de mise hors tension	106	
Figure 17 – Extensions de formes d'onde de la Figure 16	108	
Figure 18 – Formes d'onde de tension et de courant en fonction du temps pour un TSS à gâchette représentant des événements de mise sous tension, d'état passant et de mise hors tension	109	
Figure 19 – Extensions de formes d'onde de la Figure 18	110	
Figure 20 – Circuit d'essai pour le courant de maintien (I_H)	111	
Figure 21 – Circuit d'essai pour le courant de maintien avec une tension continue complémentaire	112	
Figure 22 – Circuit d'essai pour la mesure de capacité	112	

Figure 23 – Circuit d'essai pour la mesure de capacité avec tension continue externe	113
Figure 24 – Circuit d'essai pour la mesure de capacité d'un TSS à bornes multiples	114
Figure 25 – Formes d'onde de tension et de courant pour une diode en fonction du temps représentant V_{FRM} et la montée du courant di/dt	115
Figure 26 – Circuit d'essai pour la vitesse critique exponentielle de croissance de la tension à l'état bloqué (dv/dt)	116
Figure 27 – Circuit d'essai pour la tension et le courant de pointe à l'état bloqué entre gâchette et borne adjacente (V_{GDM} et I_{GDM})	117
Figure 28 – Circuit d'essai pour le courant inverse de gâchette, borne adjacente ouverte (I_{GAO} , I_{GKO})	118
Figure 29 – Circuit d'essai pour le courant inverse de gâchette, bornes maîtresses en court-circuit (I_{GAS} , I_{GKS})	119
Figure A.1 – Amplitude du courant de choc ou de la tension de choc en fonction du temps, représentant une durée de front T_1 de 10 % à 90 % et une durée jusqu'à mi-valeur T_2	122
Figure A.2 – Amplitude de la tension de choc en fonction du temps, représentant une durée de front T_1 de 30 % à 90 % et une durée jusqu'à mi-valeur T_2	123
Figure B.1 – Particularités de la caractéristique statique des thyristors unidirectionnels.....	132
Figure B.2 – Particularités de la caractéristique statique des thyristors bidirectionnels.....	133
Figure B.3 – a) Approximation de la caractéristique V_T - I_T à l'état passant b) Approximation de la caractéristique V_R - I_R inverse.....	141
Figure C.1 – Circuit d'essai pour la mesure de la résistance thermique et de l'impédance	146
Figure C.2 – Impédance thermique en fonction du temps	147
Figure C.3 – Circuit d'essai pour le courant inverse de gâchette à l'état passant, I_{GAT} , I_{GKT}	149
Figure C.4 – Circuit d'essai pour courant inverse de gâchette, en conduction directe, I_{GAF} , I_{GKF}	150
Figure C.5 – Circuit d'essai pour le courant de commutation de gâchette, la charge de commutation de gâchette et la tension de retournement entre gâchette et borne adjacente, I_{GSM} , Q_{GS} , $V_{GK(BO)}$, $V_{GA(BO)}$	151
Figure C.6 – Circuit d'essai d'un TSS à diode à gâchette intégrée, pour le courant de commutation de gâchette, la charge de commutation de gâchette et la tension de retournement entre gâchette et borne adjacente, I_{GSM} , Q_{GS} , $V_{GK(BO)}$, $V_{GA(BO)}$	152
Figure C.7 – Formes d'onde d'écrêtage d'ensemble et étendues pour un TSS à gâchette de type P indiquant $V_{GK(BO)}$ et Q_{GS} ($di_K/dt = 10 \text{ A}/\mu\text{s}$, $V_{GG} = -72 \text{ V}$)	153
Figure D.1 – Rapport $V_{(BO)}/V_{DRM}$ en fonction de V_{DRM}	154
Figure D.2 – $V_{(BO)}$ par rapport à V_{DRM}	155
Figure D.3 – Variation de capacité en fonction de la tension continue	155
Figure D.4 – Valeurs de I_{PP} en fonction de la durée pour différentes valeurs assignées de courant (10/1 000)	156
 Tableau 1 – Types de TSS.....	94
Tableau 2 – Valeurs d'essai de taux de montée de retournement	107
Tableau A.1 – Générateurs de tensions de choc	124
Tableau A.2 – Générateurs de courants de choc	125
Tableau A.3 – Générateurs de tensions et de courants de choc	126
Tableau A.4 – Autres générateurs de tensions et de courants de choc.....	127
Tableau B.1 – Indices généraux supplémentaires	142

Tableau B.2 – Tensions principales, tension d'anode-cathode	142
Tableau B.3 – Courants principaux, courants d'anode, courants de cathode	143
Tableau B.4 – Tensions de gâchette	143
Tableau B.5 – Courants de gâchette	143
Tableau B.6 – Grandeurs variées.....	144
Tableau B.7 – Perte de puissance	144

COMMISSION ÉLECTROTECHNIQUE INTERNATIONALE

COMPOSANTS POUR PARAFOUDRES BASSE TENSION –**Partie 341: Exigences de performance et circuits d'essai
pour parafoudres à thyristor (TSS)****AVANT-PROPOS**

- 1) La Commission Electrotechnique Internationale (IEC) est une organisation mondiale de normalisation composée de l'ensemble des comités électrotechniques nationaux (Comités nationaux de l'IEC). L'IEC a pour objet de favoriser la coopération internationale pour toutes les questions de normalisation dans les domaines de l'électricité et de l'électronique. A cet effet, l'IEC – entre autres activités – publie des Normes internationales, des Spécifications techniques, des Rapports techniques, des Spécifications accessibles au public (PAS) et des Guides (ci-après dénommés "Publication(s) de l'IEC"). Leur élaboration est confiée à des comités d'études, aux travaux desquels tout Comité national intéressé par le sujet traité peut participer. Les organisations internationales, gouvernementales et non gouvernementales, en liaison avec l'IEC, participent également aux travaux. L'IEC collabore étroitement avec l'Organisation Internationale de Normalisation (ISO), selon des conditions fixées par accord entre les deux organisations.
- 2) Les décisions ou accords officiels de l'IEC concernant les questions techniques représentent, dans la mesure du possible, un accord international sur les sujets étudiés, étant donné que les Comités nationaux de l'IEC intéressés sont représentés dans chaque comité d'études.
- 3) Les Publications de l'IEC se présentent sous la forme de recommandations internationales et sont agréées comme telles par les Comités nationaux de l'IEC. Tous les efforts raisonnables sont entrepris afin que l'IEC s'assure de l'exactitude du contenu technique de ses publications; l'IEC ne peut pas être tenue responsable de l'éventuelle mauvaise utilisation ou interprétation qui en est faite par un quelconque utilisateur final.
- 4) Dans le but d'encourager l'uniformité internationale, les Comités nationaux de l'IEC s'engagent, dans toute la mesure possible, à appliquer de façon transparente les Publications de l'IEC dans leurs publications nationales et régionales. Toutes divergences entre toutes Publications de l'IEC et toutes publications nationales ou régionales correspondantes doivent être indiquées en termes clairs dans ces dernières.
- 5) L'IEC elle-même ne fournit aucune attestation de conformité. Des organismes de certification indépendants fournissent des services d'évaluation de conformité et, dans certains secteurs, accèdent aux marques de conformité de l'IEC. L'IEC n'est responsable d'aucun des services effectués par les organismes de certification indépendants.
- 6) Tous les utilisateurs doivent s'assurer qu'ils sont en possession de la dernière édition de cette publication.
- 7) Aucune responsabilité ne doit être imputée à l'IEC, à ses administrateurs, employés, auxiliaires ou mandataires, y compris ses experts particuliers et les membres de ses comités d'études et des Comités nationaux de l'IEC, pour tout préjudice causé en cas de dommages corporels et matériels, ou de tout autre dommage de quelque nature que ce soit, directe ou indirecte, ou pour supporter les coûts (y compris les frais de justice) et les dépenses découlant de la publication ou de l'utilisation de cette Publication de l'IEC ou de toute autre Publication de l'IEC, ou au crédit qui lui est accordé.
- 8) L'attention est attirée sur les références normatives citées dans cette publication. L'utilisation de publications référencées est obligatoire pour une application correcte de la présente publication.
- 9) L'attention est attirée sur le fait que certains des éléments de la présente Publication de l'IEC peuvent faire l'objet de droits de brevet. L'IEC ne saurait être tenue pour responsable de ne pas avoir identifié de tels droits de brevets et de ne pas avoir signalé leur existence.

La Norme internationale IEC 61643-341 a été établie par le sous-comité 37B, Composants pour parafoudres basse tension, du comité d'études 37 de l'IEC: Parafoudres.

Cette deuxième édition de l'IEC 61643-341 annule et remplace la première édition parue en 2001. Cette édition constitue une révision technique.

Cette édition inclut la modification technique majeure suivante par rapport à l'édition précédente: Ajout de valeurs de performances.

Le texte de cette norme est issu des documents suivants:

FDIS	Rapport de vote
37B/218/FDIS	37B/220/RVD

Le rapport de vote indiqué dans le tableau ci-dessus donne toute information sur le vote ayant abouti à l'approbation de cette norme.

Cette publication a été rédigée selon les Directives ISO/IEC, Partie 2.

Une liste de toutes les parties de la série IEC 61643, publiées sous le titre général *Composants pour parafoudres basse tension*, peut être consultée sur le site web de l'IEC.

Le comité a décidé que le contenu de cette publication ne sera pas modifié avant la date de stabilité indiquée sur le site web de l'IEC sous "<http://webstore.iec.ch>" dans les données relatives à la publication recherchée. A cette date, la publication sera

- reconduite,
- supprimée,
- remplacée par une édition révisée, ou
- amendée.

COMPOSANTS POUR PARAFOUDRES BASSE TENSION –

Partie 341: Exigences de performance et circuits d'essai pour parafoudres à thyristor (TSS)

1 Domaine d'application

La présente partie de l'IEC 61643 spécifie les circuits d'essai et les méthodes normalisés pour les composants de parafoudre à thyristor (TSS, *Thyristor Surge Suppressor*). Ces composants de protection contre les surtensions (SPC, *Surge Protective Components*) sont des thyristors spécialement conçus pour limiter les surtensions et écouler les courants de surcharge par des actions d'écrêtage et de commutation. Ces SPC sont utilisés dans la construction de parafoudres (SPD, *Surge Protective Devices*) et d'équipements utilisés dans les réseaux de technologies de l'information et de la communication (TIC) dont les tensions atteignent 1 000 V CA et 1 500 V CC. Le présent document s'applique aux composants TSS à gâchette ou non, équipés d'un troisième quadrant (-v et -i) ayant des caractéristiques de blocage, de conduction ou de commutation.

Le présent document contient des indications sur:

- la terminologie;
- les symboles littéraux;
- les valeurs assignées et les caractéristiques essentielles;
- la vérification des valeurs assignées et la mesure des caractéristiques.

Le présent document ne s'applique pas aux thyristors conventionnels à trois bornes couverts dans l'IEC 60747-6.

2 Références normatives

Les documents suivants cités dans le texte constituent, pour tout ou partie de leur contenu, des exigences du présent document. Pour les références datées, seule l'édition citée s'applique. Pour les références non datées, la dernière édition du document de référence s'applique (y compris les éventuels amendements).

IEC 60050-521, *Vocabulaire Electrotechnique International – Partie 521: Dispositifs à semiconducteurs et circuits intégrés*

IEC 60068-2-20:2008, *Environmental testing – Part 2-20: Tests – Test T: Test methods for solderability and resistance to soldering heat of devices with leads* (disponible en anglais seulement)